我们已经对半导体的硅片制造和晶圆加工设施有了基本了解，现在我们继续介绍半导体设备的最后一个领域，即后道封测设备，接下来让我们一起出发吧。
封测设备包括封装设备与测试设备。封装设备方面，最重要的包含与引线键合工艺中背面减薄、晶圆切割、贴片、引线键合、模塑密封、切筋成型六大工序相对应，传统封装设备按工艺流程大致上可以分为减薄机、划片机、贴片机、引线键合机、塑封机及切筋成型机。在以凸点焊Bumping代替引线键合的先进封装工艺中，还需用到倒装机、植球机、回流炉等设备。此外，如硅通孔TSV等先进封装工艺中也会用到光刻机、刻蚀机、电镀机、PVD、CVD等。测试设备方面，则是指用于后道封测环节的检测设备，根据功能的不同包括分选机、测试机、探针台。
1、封装设备：封装行业精度、技术门槛高，设备精度要求在微米级别。由于芯片良品率会导致生产所带来的成本的差异，半导体设备所能提供的良率将直接影响上层产品的盈利能力。根据思摩尔公司的测算，当良品率从85%提高至90%，毛利率将增加9.06%，当良品率进一步从85%增加至95%，对应的毛利率将增加17.3%。我们将主要的封装设备总结为下表：
贴片机（Die bonder），也称固晶机，是封测的芯片贴装（Die attach）环节中最关键、最核心的设备。其功能主要是将芯片从已经切割好的晶圆（Wafer）上抓取下来，并安置在基板对应的Die flag上，利用银胶（Epoxy）把芯片和基板粘接起来。贴片机可高速、高精度地贴放元器件，并实现定位、对准、倒装、连续贴装等关键步骤。无论封装方式如何演变，封装过程不能离开贴装过程。随着芯片小型化的需求，要求贴片机的精度范围在3~5微米之间。为了达到精细化的贴装，封装厂的先进封装产线对贴片机的精度、速度、良品率、稳定性的要求都非常高，在先进封装过程中贴片机是最关键、最核心的设备。
贴片机可按照应用的不同分为先进封装设备（包括FC封装贴片机、FO封装贴片机和2.5D/3D贴片机）和传统封装设备（包括传统封装贴片机和叠层封装贴片机）。传统封装贴片机的生产速度可达到15千个每小时，叠层封装可达到2千个每小时，先进封装中FC封装贴片机可达8千个每小时，FO封装贴片机可达6千个每小时，而2.5D/3D贴片机则为2千个每小时。由于FC倒装设备是否属于先进封装在业内存在争议，因此晶圆级封装的贴片机是先进封装设备的最典型代表。
划片机，按晶圆上的划片街区（晶圆上的芯片之间留有80um至150um的间隙，此间隙被称之为划片街区）将每一个具有独立电气性能的芯片通过切割分离出来。晶圆划片主要有刀轮切割和激光切割两种，目前刀轮切割占据主流路线。镭射切割主要使用在于逻辑芯片，控制芯片等高技术方面的要求的芯片，占比约为15到20%，刀片切割则应用于其余的低技术方面的要求芯片中。划片机的生产速度根据统计平均约为6千个每小时。
键合机，又称引线机，使用金属丝（金线、铜线、铝线等），利用热压或者超声能源，完成芯片与电路或引线框架之间的连接。按照工艺技术，键合分为球形焊接（ball bonding）和楔形焊接（wedge bonding）；按照焊接原理分为热压焊、超声波焊、热超声波焊。大部分引线根引线。主要使用在于大功率器件、MOSFET、IGBT、发光二极管（LED）、激光管（激光）、中小型功率三极管、集成电路和一些特殊半导体器件的内引线焊接。由于倒装技术的发展不再需要引线，因此引线机的市场占有率会随着先进封装时代的发展而下降。
晶圆减薄机，大多数都用在晶圆的背面减薄工艺中。晶圆减薄的主要工序为首先在正面（Active Area）贴胶带保护电路区域，同时研磨背面。研磨之后，去除胶带，测量厚度。其中，磨削包括粗磨、精磨和抛光三个阶段。
塑封设备能将芯片可靠地封装到一定的塑料外壳内。塑封体对原本于外界的芯片、器件以及连接线路进行支撑、保护，保证了芯片使用的可靠性。塑封设备的工作效率可达每小时35千个芯片。激光打标、引脚电镀、切筋成型设备主要对塑封后的芯片进行激光打标、引脚电镀、切筋成型等处理。其中切筋成型是将已完成封装的产品成型为满足设计的基本要求的形状与尺寸，并从框架或基板上切筋、成型、分离成单个的具有设定功能的成品的过程。在芯片塑封后，其稳定性大幅增强，因此塑封之后对封装设备的技术方面的要求相对较低。
对于先进封装可以借鉴我们在芯片产业链系列之封装测试中的介绍，先进封装的发展可以增大封装设备需求，具体表现在：先进封装中，芯片层数增加，芯片厚度需要更加轻薄以减小体积，因此减薄设备需求增加；Chiplet中，芯片变小且数量变多，划片时需要将晶圆切割为更多小芯片，因此划片机需求的数量和精度都会提升；芯片变小且数量提高之后，对贴片机的需求量和精度要求都会提升。接下来我们从先进封装工艺的角度对其所用到的设备做简单介绍。
Bumping（凸块）工艺设备，主要应用与凸块工艺中。凸块是定向指生长于芯片表面，与芯片焊盘直接或间接相连的具有金属导电特性的突起物。根据材料，凸块可分为金凸块、铜镍金凸块、铜柱凸块、焊球凸块。凸块是芯片倒装必备工艺，是先进封装的核心技术之一。
以金/铜凸块为例，Bumping的工艺主要为：（1）采用溅射或其他PVD的方式在晶圆表面沉积一层Ti/Cu等金属作为电镀的种子层；（2）在晶圆表面涂一定厚度的光刻胶并光刻出所需图形；（3）对晶圆进行电镀，经过控制电镀电流的大小、电镀时间等，从光刻胶开窗图形底部生长并得到一定厚度的金属层；（4）去除多余光刻胶。锡凸块工艺与铜凸块流程相似，其结构主要由铜焊盘和锡帽构成（一般配合再钝化和 RDL 层），差别主要在于焊盘的高度较低，同时锡帽合金是成品锡球通过钢板印刷，在助焊剂以及氮气环境下高温熔融回流与铜焊盘形成的整体产物。铜镍金凸块工艺采用晶圆凸块的基本制造流程，电镀厚度超过10μm。新凸块替代了芯片的部分线路结构，优化了I/O设计，大幅度降低了导通电阻。
知道了凸块的工艺流程，就不难发现在其工序中用到光刻机等多种前道设备，可以借鉴我们对前道设备的介绍，在此不再赘述。除了这些前道设备外，凸块主要用到的先进封装设备为倒装机、植球机、回流炉等。倒装机即是用于倒装芯片的贴片机。植球机是在芯片上种植焊球的设备，可以大批量的芯片植球。回流焊机也叫再流焊机或“回流炉”，它是通过提供一种加热环境，使焊锡膏受热融化从而让表面贴装元器件和PCB焊盘通过焊锡膏合金可靠地结合在一起的设备。
TSV工艺设备，主要使用在于硅通孔工艺中。TSV的制作工艺流程包括：（1）通孔刻蚀：深反应离子刻蚀（DRIE）、激光刻蚀、湿法刻蚀；（2）绝缘层、阻挡层和种子层沉积：PECVD、MOCVD、PVD；（3）通孔内导电物质填充：MOCVD填充钨、LPCVD填充多晶硅、电镀填充铜；（4）晶圆减薄：CMP；（5）叠层键合：氧化物键合、金属键合、粘合剂键合。通过工艺流程不难得知TSV工艺设备主要用到的是刻蚀、沉积、电镀、CMP等前道设备，以及键合设备。
RDL工艺设备，主要使用在于RDL工艺中。RDL的主要工艺包括：（1）形成钝化绝缘层并开口；（2）沉积粘附层和种子层；（3）光刻显影形成线）去除光刻胶并刻蚀粘附层和种子层；（5）重复上述步骤进行下一层的 RDL 布线。RDL需要的设备包括曝光设备、PVD设备等，也主要是前道设备。
从市场规模来看，根据SEMI数据，2021年全球半导体封装设备市场规模为71.7亿美元，占同期全球半导体设备市场规模
的比例约为7%。其中贴片机占30%，划片机占28%，键合机约占23%，切筋与塑封设备占比18%，电镀设备在封装设备行业中占比最小，大约在1%左右。
从竞争格局来看，全球封装设备呈现寡头垄断格局，ASM Pacific、K&S、Besi、Disco、Towa、Yamada等公司占据了绝大部分的封装设备市场，行业高度集中。ASM Pacific产品覆盖面最广，全球市场占有率达22.5%，为封装装备龙头。Disco在半导体封装领域主要涉及减薄机、划片机及切筋成型设备，是后道工艺中减薄机及划片机领域的细分龙头，据 SEMI，2020年Disco 在划片机及减薄机中的市占率分别达81%、73%。Besi基本的产品为贴片机、塑封机等设备，产品谱系较广；K&S的优势设备主要为键合机。
2、测试设备：我们已知道半导体检验测试依据使用的环节以及检验测试的项目的不同，可分为前道检测和后道检测。半导体测试环节是避免“十倍成本”的关键。所谓“十倍成本”是指芯片故障若未在测试环节中发现，那么在后续电路板级别中发现故障导致的成本将在十倍以上。本文所说的测试设备即为后道测试设备，按照封装前后分为晶圆检测（ CP）和成品检测（ FT），主要系功能和电参数性能的检测，属于半导体制造后道检测，主要测试设备为测试机、探针台、分选机。 CP测试主要用到测试机、探针机；FT测试主要用到测试机、分选机。
注：我们之前已经讲过芯片的三种测试：WAT、CP和FT。在此再补充一下流程信息：晶圆代工厂制造完成的晶圆在出厂前会经过一道电性测试，称为WAT。WAT通过的晶圆被送去封测厂，封测厂首先进行CP测试，完成后进入封装环节。封装完成后的产品再进行FT测试，通过的产品才能对外出货。因此正常的情况下，WAT是在晶圆厂完成的，CP和FT则都是在封装厂完成的。此外，过程控制测试为晶圆制造全过程的检测，主要用到光学显微镜、缺陷观测设备等；设计验证测试由于为对芯片样片的全流程检测，我们在之前的篇章中已经进行过介绍。
CP测试通过探针台和测试机配合使用，测试过程主要为：探针台将晶圆逐片传送至测试位置，芯片端点通过探针、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，以判断芯片功能和性能是不是达到设计规范要求。对裸片的测试结果通过通信接口传送至探针台，探针台会依据相应的信息对芯片进行打点标记，形成晶圆的Mapping，即晶圆的电性能测试结果。CP测试设备主要由支架、测试机、探针台、探针卡等部件组成。CP测试会统计出晶圆上的芯片合格率、不合格芯片的确切位置和各类形式的良率等，可用于指导芯片设计和晶圆制造的工艺改进。
FT测试通过分选机和测试机配合使用，测试过程主要为：分选机将被测芯片逐个传送至测试工位，被测芯片的引脚通过测试工位上的基座、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，判断芯片功能和性能是不是达到设计规范要求。测试结果通过通信接口传送至分选机，分选机据此对被测芯片进行标记、分选、收料或编带。FT检测系统通常由支架、测试机、分选机、测试板和测试座组成。FT测试环节的数据能够适用于指导封装环节的工艺改进。
CP测试和FT测试在确保芯片良率、控制生产所带来的成本、指导IC设计和生产的基本工艺改进等方面都起到了至关重要的作用。对于两者的区别我们简述如下，CP的最大的目的在于挑出坏的裸片，减少后续的封装和FT测试成本；FT的最大的目的确保芯片符合交付要求，避免将不合格的芯片交付给下游用户。相比于FT，CP的技术方面的要求更高，难度更大。芯片封装后处在良好的保护状态，体积也较晶圆状态的裸片增加几倍至数十倍，因此FT对洁净等级和作业精细程度的要求较CP低一个级别，但测试作业的工作量和人员用工量更大。接下来我们对测试设备做一一介绍。
（1）测试机：是检测芯片功能和性能的专用设备，其使用贯穿于设计验证、CP和FT。测试机对芯片施加输入信号，采集被检测芯片的输出信号与预期值作比较，判断芯片在不同工作条件下功能和性能的有效性。
按照测试机所测试的芯片种类不同，测试机可大致分为模拟/数模混合类测试机、SoC测试机及存储器测试机等。模拟类测试机主要是针对以模拟信号电路为主、数字信号为辅的半导体而设计的自动检测系统；SoC测试机主要是针对SoC芯片即系统级芯片设计的检测系统；存储测试机主要是针对存储器来测试，一般是通过写入一些数据之后在进行读回、校验来测试。 存储、SoC测试机技术难度相对较大。
（2）探针台：负责晶圆输送与定位，使晶粒依次与探针接触完成测试。探针台主要提供wafer的自动上下片、找中心、对准、定位以及按照设置的步距移动wafer的功能，以使探针卡上的探针总是能对准硅片相应位置做测试。由于探针台只涉及探针与焊盘的可靠接触，电性测试由专用的测试机来执行，使得探针台可以通过通讯接口搭载不同的测试机，实现对各种晶圆进行针测的可能。因此，探针台成为一台在晶圆针测中可以普遍适用的通用性工艺装备。
（3）探针卡：是半导体晶圆测试中被测芯片和测试机之间的接口，被认为是测试设备的“指尖”，是晶圆测试的核心耗材。晶圆测试时，被测对象安置于探针台之上，然后用探针卡上的探针与芯片上的pad（焊垫）或Bump（凸块）直接接触，使得测试机和芯片直接进行信号通讯，并将被测器件中的反馈信号传输回测试机，从而完成测试机对芯片的参数测试。
探针卡属于定制器件，不具备通用性，但使用寿命相对较长，因此具备设备和耗材的双重属性。每一种芯片的引脚排列、尺寸、间距变化、频率变化、测试电流、测试机台有所不同， 都需要供应商根据芯片设计公司提供的输入信息进行探针卡的定制化设计，以满足特定产品的测试需求。所以随着芯片产品型号增加、产量增长，晶圆测试需求增加，对探针卡的消耗量也将大幅增长。
随着技术的迭代发展，探针卡已从悬臂式探针卡、垂直式探针卡发展进入MEMS探针卡时代。传统探针是通过对特定合金进行拉丝工艺得到的，难以获得一致性良好的微米直径级别的材料。MEMS制造技术则可制作出微米级结构的MEMS探针用于探针卡。此外，MEMS探针卡可以实现整个晶圆的同测，避免了反复测试对晶圆的伤害。MEMS探针卡凭借高密度细间距的阵列排布、满足整个晶圆同测、可测试超高频、吞吐量大、测试可靠性高等优势，逐渐成为探针卡的主流应用。
探针卡主要由PCB、探针、MLC/MLO陶瓷基板等构成，PCB板主要用于承载探针，为确保针距不发生较大位移，依据应用环境选用不同的材料（包括金属片、陶瓷片、环氧树脂及垂直头等），将探针固定于PCB板。探针是探针卡中价值量最大的部件，占探针卡总成本近五成。
（4）分选机：具有承载待测品来测试的自动化机械结构，其内有机械机构将待测品一颗颗从标准容器内自动的送到测试机台的测试头（Test Head）上接受测试，测试的结果传回分选机，而后分选机依其每颗待测品的电性测试结果来作分类（此即产品分Bin）的过程。
根据传输方法不一样，半导体分选机分为平移式、转塔式、重力式、测编一体机四类型。分选机广义的终测分选流程为：上料、方向检测、电参数检测、激光打印及印字打印、2D 引脚/3D5S检测、分选和编带。普通分选机在上料后仅配合测试机进行电参数检测，完成后便开始分选和编带。测编一体机可完成上述所有流程，实际上测编一体机也可大致分为重力式、平移式、转塔式等类型，由于集成功能较多，因此结构较为复杂，技术壁垒较高。具体来看，重力式分选机结构相对比较简单，投资小；平移式适合使用的范围广、测试时间较长或先进封装情况下优势显著；转塔式适合体积小、重量小、测试时间短的芯片。
从市场规模来看，据SEMI 和Frost & Sullivan 2022年预测多个方面数据显示，2023年半导体测试设备市场规模有望达70.7亿美元，同-7.3%；其中中国半导体测试设备市场规模预计为25.3亿美元，同比-3.1%，占比提升至36%。2024年市场有望迎来拐点，预计全球半导体测试设备市场规模有望达81.9 亿美元，同比+15.8%；其中中国半导体测试设备市场规模约为27.9亿美元，同比+10.3%，占全球34%。
从市场结构来看，测试设备中，测试机在CP、FT两个环节皆有应用，而分选机和探针台分别仅在设计验证和成品测试环节及晶圆检测环节与测试机配合使用，且测试机研发难度大、单机价值量更高，因此测试机价值量占比最大，达到63%占比，而分选机、探针台占比分别为17%、15%。在测试机市场空间占比中SoC、存储器、模拟/数模混合类、其他测试机分别为60%、21%、15%和4%。
从竞争格局来看，全球半导体后道测试设备行业高度集中，测试机市场呈泰瑞达（Teradyne）和爱德万（Advantest）双寡头垄断局面，探针台市场也呈双寡头垄断，分选机竞争格局相对分散。据SEMI数据，2020年泰瑞达、爱德万分别占据全球测试机市场规模的约51%/40%，细分来看，泰瑞达、爱德万分别占SoC&逻辑测试机市场的约59%/37%及存储测试机市场规模的约 32%/51%。 据CSA
Research，2018年东京精密（Tokyo Seimitsu）和东京电子（Tokyo Electron）占探针台市场占有率分别为约 46%/27%。 分选机方面，据前瞻产业研究院，2018年，科休、爱德万、鸿劲精密、长川科技市占率分别约为37%/12%/8%/2%。
至此我们已通过三篇文章完成了对半导体设备的梳理，接下来我们将继续我们的旅程，开始对半导体材料的介绍，让我们下次再见吧。
半导体设备总共分了三篇文章，第二篇晶圆加工设施被雪球判定为不合格，始终没找到原因，如果想阅读可以看一下同名公众号
#半导体设备# $长川科技(SZ300604)$ $华峰测控(SH688200)$ $芯碁微装(SH688630)$ 我们已对半导体的硅片制造和晶圆加工设施有了基本了解，现在我们继续介绍半导体设备的最后一个领域，即后道封测设备，接下来让我们一起出发吧。封测设备包括封装设备与测试设备。封装设备方面，最重要的包含与引...
